FPGAで遊んでみた - TEFSOM’s diary

　みなさんお元気ですか？おいらは冬の寒さに負けて引きこもりがちです*1 *2。引きこもると電子工作したくなるよね！という訳でちょっと前にFPGAで遊んでみたのを忘備録として書く*3。

回路とか

　写真と回路図。回路図は書かずに作っちゃった*4ので実物を見て起こした。

f:id:TEFSOM:20210211102052j:plain

f:id:TEFSOM:20210211101940p:plain

　使ったFPGAは秋月に600円で売ってるこれ↓。安いし外付け部品要らないし3.3V単電源で良いし*5手軽に始めるのに良いと思う。

akizukidenshi.com

　書込みはJTAGを使うけど秋月のこれ↓とかで書き込める*6。FTDIのICの内のMPSSEってのに対応してるやつならJTAGが出せる*7ので行けるっぽい。

akizukidenshi.com

　ちょっとだけ回路の工夫した点を書いておく。まずMachXO2に5Vをぶち込んじゃうのはかわいそうなので、AE-FT2232のVCCIOAに3.3Vを供給しておいた*8。

　あとプルアップ/プルダウン抵抗は、MachXO2の中のデフォ設定と逆に引っ張らないといけないやつもあるらしくて、めんどいので全部2.2kΩと十分小さくした*9。

　自分の場合はこれで普通に書き込めたので回路はこれで行くことにした。

ソフトとか

　ここにインストールから書込みまで丁寧な解説があったので参考にした*10。

neurois.hatenablog.com

遊んでみる

　とりあえず Hello World としてカウンタを書いてみた*11。動画*12とブロック図とソースコード。

わーい！FPGAでカウンタできた！ pic.twitter.com/xffruaXSUv
— TEFSOM (@Si_SJ_MOSFET) 2020年11月9日

f:id:TEFSOM:20210211164850p:plain

module Counter(
	input wire CLK,
	input wire RST,
	output wire[6:0] Qout
	);

	reg[31:0] Count;

	always@(posedge RST, posedge CLK) begin
		if(RST)
			Count <= 32'h00000000;
		else
			Count <= Count + 32'h00000001;
	end
	
	//assign Qout[6:0] = Count[6:0];	//for test bench
	assign Qout[6:0] = Count[31:25];	//for blinking LEDs
endmodule

module top(
	input wire RST,
	output wire CLK,
	output wire[6:0] Qout
	);

	defparam OSCH_1.NOM_FREQ = "133.00";
	OSCH OSCH_1(1'b0,CLK,); 

	Counter Counter_1(CLK,RST,Qout);
endmodule

シミュとか

　ところでHDLといえばシミュレーションしつついじりたい気がするのでその方法をメモしておく*13。

１．テストベンチを用意する

　まず適当に書いて保存する。

`timescale 1ns/1ps

module top_tb;

	reg RST;	//input
	wire CLK;	//output
	wire[6:0] Qout;	//output

	top top_1(RST,CLK,Qout);

	task reset;
		begin
			RST = 1'b0;
			#10;
			RST = 1'b1;
			#10;
			RST = 1'b0;
		end
	endtask

	initial begin
		reset;
		#10000000;
		$finish;
	end
endmodule

　でSynthrsisには関係無いけどProjectとしては一緒にしておきたいので、File → Add → Existing File... でInput Filesに追加して、右クリックしてPropertiesからInclude for Simulation に設定した*14。

２．シミュの設定をウィズさんにしてもらう

　最初に書いたtopのモジュールには、クロックとしてOSCHっていうMachXO2特有のモジュールも使っていて、全体をシミュレーションするにはそれのシミュ用ライブラリとかもちゃんと読み込まないといけないので、一旦おとなしく設定用ウィザードを使う。

f:id:TEFSOM:20210211175853p:plain

　図の赤丸部分を押下 → Next → Project name を適当につけてNext → Next → Source Files: に、１．で保存したテストベンチを、add simulation source file(s) してNext → Simulation Top Module: がテストベンチのモジュール*15になってることを確認してNext → Finish、で以下のように波形が見れるはず。

f:id:TEFSOM:20210211185633p:plain